ВРЕМЯ ЗАДЕРЖКИ ПЕРЕКЛЮЧЕНИЯ СХЕМЫ ИЗ СОСТОЯНИЯ ВЫСОКОГО УРОВНЯ В СОСТОЯНИЕ НИЗКОГО УРОВНЯ (И НАОБОРОТ)

Интервал времени между заданными контрольными точками на входном и выходном импульсах при переключении выхода в состояние низкого (высокого) уровня и при использовании определенных типовых устройств в качестве схем управления и нагрузки.

Примечания:

1. В некоторых случаях с целью испытания схемы управления и нагрузки могут быть заменены эквивалентными схемами, которые должны быть оговорены.

2. В качестве заданного контрольного уровня следует брать среднее значение между верхним пределом диапазона значений низкого уровня на входе и нижним пределом диапазона значений высокого уровня на входе.

"ГОСТ 29107-91 (МЭК 748-2-85) Приборы полупроводниковые. Микросхемы интегральные. Часть 2. Цифровые интегральные схемы" от 27.09.1991 г.